SMT工艺 | 背钻如何有效消除高速信号中的短截线效应？

在当代高性能计算（HPC）、5G/6G 通信架构及人工智能算力硬件的开发中，单通道信号传输速率已普遍跨越 56Gbps，并向 112Gbps PAM4 演进。在此亚微米级的信号周期内，任何物理结构的不连续性均会导致显著的信号完整性（SI）失配。其中，由过孔残余结构形成的短截线效应（Stub Effect）是诱发链路回波损耗剧增、插入损耗出现严重陷波的主要根源。

一、短截线效应的物理机理及解析

在多层印制电路板（PCB）的纵向互连结构中，信号通过金属化过孔进行层间切换。若信号并未从过孔的物理末端引出，而是从中间层离开，则从信号引出层至过孔末端之间，会形成一段在逻辑上无电流流向、但在物理上导电的残余路径，这就是短截线。

阻抗失配与能量全反射

从分布参数电路模型分析，这段短截线相当于并联在主传输路径上的开路传输线。当高速电磁波传输至过孔的分支点时，能量会发生分流：一部分顺着预定路径继续传输，另一部分则进入短截线。由于短截线末端阻抗趋于无穷大，进入该路径的电磁波在到达末端后会发生全反射。反射波滞后于主路径信号并重新回到分支点，产生严重的信号叠加干扰。

四分之三波长谐振陷波

短截线对链路频率响应的影响具有极强的选择性。根据传输线理论，当短截线的电长度恰好等于信号某个频率成分波长的四分之一时，其输入阻抗会在分支点处呈现短路状态。这意味着在该特定频点，信号能量几乎被完全反射。这种陷波效应会导致插入损耗曲线在特定频率处出现断崖式下跌。如果该点落在信号的奈奎斯特频率附近，将直接导致信号眼图完全闭合。

二、 背钻技术的控深加工逻辑

背钻技术（Back Drilling）是一种针对过孔残余结构实施的精密物理剥离方案。在完成通孔电镀工艺后，通过数控设备驱动钻头，从板面进行二次切削，旨在剥离冗余的孔壁金属层。

控深精度与残余量管理

背钻工艺的核心难点在于残余长度的公差控制。受限于 PCB 生产中的累积公差——包括板材压合后的厚度不均、基材的胀缩变形以及钻机的轴向精度，物理层面的“零残余”极难实现。目前行业先进标准要求将残余长度控制在 0.1 毫米至 0.25 毫米 范围内。对于超过 100Gbps 的极高速链路，残余量的细微波动都会显著改变谐振频率的位置。

钻头补偿与避让区规划

背钻钻头的直径通常比原始通孔直径大 0.2 毫米 左右，以抵消由于钻孔偏心带来的对准误差。这给设计带来了严苛的几何约束。设计者必须针对背钻层预留足够大的避让区。如果避让区设计过小，背钻过程可能会切断相邻层的信号走线；若设计过大，则会破坏地平面的回流完整性，产生寄生电感。

三、 背钻对链路完整性的量化优化

实施背钻工艺后，高速链路在频域与时域表现出的性能提升主要体现在以下三个维度：

谐振点移频效应： 通过物理减法极大地缩短了短截线长度，将谐振点推移至远高于工作频带的区域（如 50GHz 以外），保障了带内损耗的平坦度。

寄生参数削减： 背钻消除了过孔末端的冗余电容效应，显著减缓了过孔处的阻抗跌落，实现了全链路阻抗的一致性匹配。

相位线性度提升： 减少反射波干扰直接提升了相位线性度。对于 PAM4 这种对电平精度敏感的调制技术，稳定的相位响应是降低误码率的核心前提。

四、 工程应用中的核心设计约束

尽管背钻能显著提升性能，但在工程化落地时，需严谨考量其带来的制造挑战：

对侧引出原则： 为获得最佳背钻效果，高速信号应优先布置在靠近背钻面（背面）的对侧。例如，若从背面钻孔，信号层越靠上（如 Layer 2），背钻去除的金属越多。

厚径比与可靠性： 随着板厚的增加，背钻钻针的精度要求呈指数级上升。不合格的加工可能在孔内留下毛刺，引发信号噪声甚至短路。

加工成本考量： 背钻是一道额外的机械工序，涉及多次换钻与精确定位。工程师应尽量归并高速信号的布线深度，以减少加工成本。

背钻技术是应对高速数字系统信号劣化最成熟、最可靠的底层解决方案。它虽然增加了制造流程的复杂性，但在 25Gbps 以上的背板及高密度互连设计中，是保障信号完整性的必要前提。随着工艺精度的不断突破，背钻技术正向着激光控深和更精细化的残余控制方向演进，以支撑未来更高带宽的互连需求。

作为深耕高端中小批量电子制造服务的供应商，迅得电子在高速多层板加工领域积累了深厚的工程经验。针对 25Gbps 以上的高速链路，我们不仅在工艺端实现了对背钻残余量的精准控制，更通过全流程的阻抗监控确保了信号传输的一致性。面对未来的挑战，迅得电子正持续投入于高精度控深技术与低损耗板材的应用研发，致力于为全球合作伙伴提供更具稳定性与前瞻性的硬件互连底座。